處理器環(huán)境對繼電器可靠性的影響：繼電器工作在GB和SF下的平均故障間隔時間最高，達到820000h，而在NU環(huán)境下，僅60000h。
2、質(zhì)量等級對繼電器可靠性的影響：當(dāng)選用A1質(zhì)量等級的繼電器時，平均故障間隔時間可達3660000h，而選用C等級的繼電器平均故障間

隔時間為110000，其間相差33倍，可見繼電器的質(zhì)量等級對其可靠性能的影響非常大。
3、處理器觸點形式對繼電器可靠性的影響：繼電器的觸點形式也會對其可靠性產(chǎn)生影響，單擲型繼電器的可靠性都高于相同刀數(shù)的雙擲型繼電

器，同時隨刀數(shù)的增加可靠性逐漸降低，單刀單擲繼電器的平均故障間隔時間是四刀雙擲繼電器的5.5倍。
4、結(jié)構(gòu)類型對繼電器可靠性的影響：繼電器結(jié)構(gòu)類型共有24種，不同類型均對其可靠性產(chǎn)生影響。
5、溫度對繼電器可靠性的影響：繼電器工作溫度范圍在-25～70℃之間。隨著溫度的升高，繼電器的平均故障間隔時間逐漸下降。
6、動作速率對繼電器可靠性的影響：隨著繼電器動作速率的提高，平均故障間隔時間基本呈指數(shù)型下降趨勢。因此，若設(shè)計的電路要求

繼電器的動作速率非常高，那么在電路維修時就需要仔細(xì)檢測繼電器以便及時對它更換。
7、電流比對繼電器可靠性的影響：所謂電流比是繼電器的工作負(fù)載電流與額定負(fù)載電流之比。電流比對繼電器的可靠性影響很大，尤其

當(dāng)電流比大于0.1時，平均故障間隔時間迅速下降，而電流比小于0.1時，平均故障間隔時間基本不變，因此在電路設(shè)計時應(yīng)選用額定電流

較大的負(fù)載以降低電流比，這樣可保證繼電器乃至整個電路不因工作電流的波動而使可靠性降低。

新型繼電器
新型繼電器是指為了適應(yīng)新提出的特殊要求，滿足特殊環(huán)境條件下的使用而研制生產(chǎn)出的電磁式繼電器，其主要特點是體積小、質(zhì)量輕、

耐振動、抗沖擊、負(fù)載范圍從低電平負(fù)載到5A、28 V額定負(fù)載，產(chǎn)品有可靠性指標(biāo)（失效率等級）要求，產(chǎn)品采用電阻熔焊或激光熔焊密

封的氣密式密封結(jié)構(gòu)，主要應(yīng)用于電子控制設(shè)備中的信號傳遞和弱電功率切換。
新型電磁式繼電器包括：非磁保持繼電器和磁保持繼電器。非磁保持繼電器是一種單穩(wěn)態(tài)繼電器，繼電器線圈在規(guī)定的電壓激勵量作用下

，其觸點輸出狀態(tài)改變，但在線圈激勵撤銷后，觸點輸出狀態(tài)復(fù)原到初始狀態(tài)。磁保持繼電器是一種雙穩(wěn)態(tài)繼電器，分單線圈結(jié)構(gòu)和雙線

圈結(jié)構(gòu)，線圈激勵為電脈沖方式。對單線圈結(jié)構(gòu)繼電器，當(dāng)線圈在規(guī)定的電壓激勵量作用下其觸點輸出狀態(tài)改變，線圈激勵撤銷后，觸點

能保持已有狀態(tài)，要改變觸點輸出狀態(tài)，需對線圈加一規(guī)定的反向電壓激勵量。對雙線圈結(jié)構(gòu)繼電器，當(dāng)?shù)谝痪€圈在規(guī)定的電壓激勵量作

用下其觸點輸出狀態(tài)改變，線圈激勵撤銷后，觸點能保持已有狀態(tài)，要改變觸點輸出狀態(tài)，需對第二線圈加規(guī)定的電壓激勵量。
由于新型繼電器具有的特殊性能，它的檢測方法和檢測要求也不同于常規(guī)繼電器的檢測。主要檢測的內(nèi)容有電氣參數(shù)檢測、電氣性能指標(biāo)

檢測、機械性能指標(biāo)檢測和物理性能指標(biāo)檢測等。

西門子6ES7312-5AC02-0AB0模塊

西門子6ES7312-5AC02-0AB0模塊

CPUIP核的組成

盡管各種CPU的性能指標(biāo)和結(jié)構(gòu)細(xì)節(jié)不同，但所要完成的基本功能相同，從整體上可分為八個基本的部件：時鐘發(fā)生器、指令寄存器、累

加器、RISCCPU算術(shù)邏輯運算單元、數(shù)據(jù)控制器、狀態(tài)控制器、程序控制器、程序計數(shù)器、地址多路器。狀態(tài)控制器負(fù)責(zé)控制每一個部件

之間的相互操作關(guān)系，具體的結(jié)構(gòu)和邏輯關(guān)系如圖1所示。

時鐘發(fā)生器利用外部時鐘信號，經(jīng)過分頻生成一系列時鐘信號給CPU中的各個部件使用。為了保證分頻后信號的跳變性能，在設(shè)計中采用

了同步狀態(tài)機的方法。

指令寄存器在觸發(fā)時鐘clk1的正跳變觸發(fā)下，將數(shù)據(jù)總線送來的指令存入寄存器中。數(shù)據(jù)總線分時復(fù)用傳遞數(shù)據(jù)和指令，由狀態(tài)控制器的

load_ir信號負(fù)責(zé)判別。load_ir信號通過使能信號ena口線輸入到指令寄存器。復(fù)位后，指令寄存器被清為零。每條指令為兩個字節(jié)16位

，高3位是操作碼，低13位是地址線。CPU的地址總線為是13位，位尋址空間為8K字節(jié)。本設(shè)計的數(shù)據(jù)總線是8位，每條指令取兩次，每次

由變量state控制。